Toshiba hat in einer Pressemitteilung bekannt gegeben, dass man mit der Herstellung von NAND-Flash-Chips in 24 Nanometer Strukturbreite begonnen hat. Zunächst werden kleinere Chips in MLC-Architektur mit 2 Bit je Speicherzelle gefertigt, was zu einer Kapazität von 64 Gbit beziehungsweise 8 GB je Chip führt. Zudem sind noch Chips in MLC-Architektur geplant, in denen 3 Bit je Speicherzelle untergebracht sind. Sie werden eine Kapazität von 32 Gbit (4 GB) erreichen, und aufgrund ihrer geringen Größe vor allem in mobilen Kleingeräten zu finden sein. Dank DDR Toggle Mode 1.0 können die Chips mit 133 MHz statt der sonst üblich 40 MHz ausgelesen und beschrieben werden, was einer Beschleunigung um den Faktor 3,3 entspricht.
Erst Anfang des Monats hatte Toshiba NAND-Flash-Chips in 32 Nanometer Strukturbreite und einer Kapazität von 256 Gbit (32 GB) vorgestellt, die erstmals den von Samsung und Toshiba propagierten Standard DDR Toggle Mode nutzen.

Weiterführende Links:

• Toshiba